131 1300 0010
老wu最近在搜尋高速連接線纜的資料，找一找關(guān)于傳輸10Gbps數(shù)字信號(hào)的高速線纜供應(yīng)商和PCB設(shè)計(jì)注意事項(xiàng)。
期間在有油管看到這份視頻《SerDes And Its Role in Future Designs HD》講的很是不錯(cuò)，老wu認(rèn)真做了筆記，這里將該視頻從油管搬運(yùn)回來(lái)分享給大家。
未來(lái)的SerDes設(shè)計(jì)會(huì)是怎樣子的？嗯，有點(diǎn)恐怖，隨著云端應(yīng)用越來(lái)越普及，其使用量也水漲船高，促使眾多網(wǎng)絡(luò)供應(yīng)商必須年年升級(jí)其數(shù)據(jù)中心內(nèi)部網(wǎng)絡(luò)的帶寬。目前主流的100G互聯(lián)正逐漸被新一代400G技術(shù)所取代，而800G互聯(lián)技術(shù)更已經(jīng)近在眼前。帶寬需求連年暴漲，其底層的高速SerDes技術(shù)也因此備受矚目。
目前，速度最快的SerDes單一通道的帶寬已達(dá)112Gbps，支持PAM4編碼。如此高的速率，使得在整個(gè)系統(tǒng)中實(shí)現(xiàn)高速信號(hào)布線會(huì)面臨許多許多設(shè)計(jì)難題。過(guò)去通常只是在組件級(jí)進(jìn)行設(shè)計(jì)考量，而新一代多Gbps設(shè)計(jì)需要對(duì)信號(hào)通道路徑進(jìn)行整體分析。研發(fā)人員不能只關(guān)注一個(gè)組件，而是必須分析并優(yōu)化所有組件在整個(gè)通道中的相互作用。
通道中的每個(gè)組件都包含一些設(shè)計(jì)變量，其會(huì)影響通道中其他組件的性能。必須考慮插入損耗、回波損耗、串?dāng)_、阻抗等連接器變量。PCB設(shè)計(jì)決策包括布局、布線、材料/層壓材料選擇、跡線長(zhǎng)度與阻抗匹配，它們都能夠提高或降低高速串行通道的性能。
設(shè)計(jì)和優(yōu)化高速通道需要兩個(gè)基本步驟。工程師必須為通道中的每個(gè)具體組件建立模型。合并這些組件模型即可創(chuàng)建通道模型，從而建立完整的系統(tǒng)。然后在28Gbps以上的數(shù)據(jù)速率條件下對(duì)系統(tǒng)模型進(jìn)行仿真、建模、分析與測(cè)試。
這份《SerDes And Its Role in Future Designs HD》對(duì)PCB SerDes設(shè)計(jì)需要考量的幾個(gè)問(wèn)題點(diǎn)進(jìn)行了比較全面的講解：
旁路去耦電容寄生電感問(wèn)題
視頻中有關(guān)于差分線信號(hào)回流的3D仿真講解老wu覺(jué)得很不錯(cuò)，之前看差分對(duì)的介紹文章，有說(shuō)到應(yīng)用差分線的優(yōu)勢(shì)，就是差分線對(duì)之間可以彼此實(shí)現(xiàn)對(duì)方信號(hào)的回流而不需要參考平面，但視頻中通過(guò)3D仿真講解了差分線回流的情況。
雖然差分電路對(duì)于類似地彈以及其它可能存在于電源和地平面上的噪音信號(hào)是不敏感的。地平面的部分回流抵消并不代表差分電路就不以參考平面作為信號(hào)返回路徑，其實(shí)在信號(hào)回流分析上，差分走線和普通的單端走線的機(jī)理是一致的，即高頻信號(hào)總是沿著電感最小的回路進(jìn)行回流，最大的區(qū)別在于差分線除了有對(duì)地的耦合之外，還存在相互之間的耦合，哪一種耦合強(qiáng)，那一種就成為主要的回流通路。
在PCB 電路設(shè)計(jì)中，一般差分走線之間的耦合較小，往往只占10~20%的耦合度，更多的還是對(duì)地的耦合，所以差分走線的主要回流路徑還是存在于地平面。當(dāng)?shù)仄矫姘l(fā)生不連續(xù)的時(shí)候，無(wú)參考平面的區(qū)域，差分走線之間的耦合才會(huì)提供主要的回流通路。盡管參考平面的不連續(xù)對(duì)差分走線的影響沒(méi)有對(duì)普通的單端走線來(lái)的嚴(yán)重，但還是會(huì)降低差分信號(hào)的質(zhì)量，增加EMI，要盡量避免。
高于高速差分線stitching via的設(shè)計(jì)，在實(shí)現(xiàn)高速設(shè)計(jì)時(shí)，高速信號(hào)的輸路徑中的物理幾何結(jié)構(gòu)的任何微小的不連續(xù)都會(huì)顯著降低信號(hào)質(zhì)量。 這種降級(jí)包括信號(hào)幅度的損失，信號(hào)上升時(shí)間的減少和抖動(dòng)的增加。 因此，必須識(shí)別高速通道中的這些不連續(xù)，并提供減輕其影響的方法，以實(shí)現(xiàn)更好的信號(hào)傳輸。其中，元器件封裝焊盤，連接器和信號(hào)打孔換層都會(huì)會(huì)造成阻抗不連續(xù)及回流路徑的變化，這時(shí)需要為信號(hào)的過(guò)孔提供額外的接地過(guò)孔為其提供連續(xù)的回流路徑。
焊盤參考平面挖空，同樣是為了阻抗的連續(xù)性，為了減少焊盤與參考平面的寄生電容，隔直電容是高速串行通道中阻抗不連續(xù)的常見(jiàn)來(lái)源。關(guān)于優(yōu)化焊盤阻抗不連續(xù)問(wèn)題，可以參考 Altera的ApplicaTIon Note 530《OpTImizing Impedance DisconTInuity Caused by Surface Mount Pads for High-Speed Channel Designs》，老wu已經(jīng)上傳的網(wǎng)盤，大家可以參考文章末尾給出的下載方法下載，那參考平面的銅皮該挖空多少合適？視頻中也有人提出這個(gè)問(wèn)題，回答是依仿真結(jié)果，依不同的層疊結(jié)構(gòu)而不同，最好進(jìn)行3D仿真。
背鉆技術(shù)，可控深度鉆孔（CDD），也稱為背鉆孔。它可以將未使用的銅質(zhì)筒體或分叉短線從印刷電路板通孔中去除。當(dāng)高速信號(hào)在PCB板層之間傳輸時(shí)穿過(guò)了一個(gè)銅質(zhì)筒體，就會(huì)產(chǎn)生失真。如果信號(hào)層中存在分叉短線，并且該短線較長(zhǎng)，失真將會(huì)成為嚴(yán)重的問(wèn)題。
在制造完成后，可使用稍大的鉆頭重鉆這些孔，去除分叉短線。將孔背鉆至可控的深度，接近但不觸及過(guò)孔使用的最后一層?？紤]到制造和材料差異，好的制作商可使背鉆孔的遺留短線達(dá)到7mil，理想的剩余短線長(zhǎng)度應(yīng)小于10mi。
PCB 玻纖效應(yīng)，PCB基材是由樹脂、玻纖、銅箔、填料等壓合而成，玻纖布的編號(hào)是按照緯紗寬度、經(jīng)紗的寬度，緯紗之間的間隙，以及經(jīng)紗之間的間隙，進(jìn)行編號(hào)定義的。玻纖布，對(duì)信號(hào)的影響，主要來(lái)自于介電常數(shù)不一樣。
通過(guò)視頻中的PPT，我們可以看到一對(duì)兒差分線，其中一根兒走在玻璃纖維上，一根兒走在纖維空隙中。因?yàn)榻橘|(zhì)的介電常數(shù)不一樣，造成兩根傳輸線的阻抗不一樣，這導(dǎo)致倆風(fēng)險(xiǎn)： 一是阻抗不匹配，二是信號(hào)傳輸速度不一樣，對(duì)于25Gbps以上的信號(hào)會(huì)導(dǎo)致嚴(yán)重的信號(hào)失真。
銅箔粗糙度，信號(hào)高速/高頻化是信號(hào)傳輸越來(lái)越集中于導(dǎo)線“表層”（稱為趨膚效應(yīng)），當(dāng)頻率達(dá)1GHz時(shí)，其信號(hào)在導(dǎo)線表面的傳輸厚度僅為2.1μm，如果導(dǎo)體表面粗糙度為3-5μm，信號(hào)傳輸僅在粗糙度的厚度范圍內(nèi)進(jìn)行；當(dāng)信號(hào)傳輸頻率提高到10GHz時(shí)，其信號(hào)在導(dǎo)體表面的傳輸厚度為0.7μm，信號(hào)傳輸更是在粗糙度范圍內(nèi)進(jìn)行。信號(hào)在粗糙度范圍傳輸，傳輸信號(hào)的駐波、反射將越來(lái)越嚴(yán)重，并導(dǎo)致信號(hào)傳輸路徑變長(zhǎng)，損耗增加。當(dāng)然，改善銅箔粗糙度對(duì)高速信號(hào)的影響，需要板廠來(lái)幫助我們解決該問(wèn)題。
當(dāng)然，高速SerDes應(yīng)用的PCB設(shè)計(jì)要點(diǎn)還有很多，老wu這里就不一一列舉了，視頻講得很好，建議大家多看看，還有一些額外的知識(shí)點(diǎn)和視頻對(duì)應(yīng)的PPT文檔老wu放網(wǎng)盤里了，有興趣的同學(xué)可以安裝文章下邊給出的方法進(jìn)行下載。
最后，感慨下，老是聽聞軟件開發(fā)的同學(xué)感慨，求求軟件開發(fā)技術(shù)棧別再更新了，老了，真學(xué)不動(dòng)了，其實(shí)，硬件何嘗不是這樣呢 ？?
