在進(jìn)行電源EMI濾波器設(shè)計(jì)時(shí)，我們常常需要使用多個(gè)電容并聯(lián)去滿足總的電容容值，從而達(dá)到濾波器插損要求。然而在實(shí)際應(yīng)用中，當(dāng)用不同容值的電容去并聯(lián)時(shí)，電源傳導(dǎo)測(cè)試時(shí)有時(shí)會(huì)出現(xiàn)諧振峰，這是由于什么原因?qū)е碌哪兀?/p>

一|諧振峰產(chǎn)生機(jī)理

我們?cè)谲浖写罱藴y(cè)試電容阻抗模型，模型如下圖所示。

電路中我們采用1uf電容和10nf電容的高頻模型進(jìn)行并聯(lián)，仿真了兩者的并聯(lián)阻抗特性，仿真結(jié)果如下圖所示。從圖中可以看到，在15.9MHz處出現(xiàn)了反并聯(lián)諧振峰，這是由于當(dāng)頻率處于兩個(gè)電容的諧振頻率之間時(shí)，一個(gè)電容呈感性，一個(gè)電容呈容性，當(dāng)兩者發(fā)生并聯(lián)諧振時(shí)，兩個(gè)電容并聯(lián)對(duì)外表現(xiàn)的阻抗就比較高。此時(shí)，如果電源的噪聲頻點(diǎn)剛好落在反并聯(lián)諧振頻率附近，可能會(huì)導(dǎo)致電源傳導(dǎo)測(cè)試超標(biāo)。

二|諧振峰抑制措施

為減小反并聯(lián)諧振峰值，我們可以采取以下措施：

（1）減小并聯(lián)電容之間諧振頻率的差值。如將C2容值由10nf變?yōu)?00nf，或者將C1的諧振電感由5nH降為1nH，此時(shí)C1、C2兩個(gè)電容的諧振頻率相靠近。仿真結(jié)果如下圖所示。

（2）增大電容的寄身電阻ESR，減小并聯(lián)諧振的品質(zhì)因數(shù)，如將C1電容的ESR由10m歐變?yōu)?00m歐，仿真結(jié)果如下圖所示。

三|結(jié)語(yǔ)

從上面的分析可以看出，當(dāng)多個(gè)不同容值的電容進(jìn)行并聯(lián)時(shí)，會(huì)出現(xiàn)反并聯(lián)諧振峰，雖然可以采取一些措施降低諧振峰值，但會(huì)惡化其他性能指標(biāo)。當(dāng)需要采用多個(gè)電容并聯(lián)來(lái)滿足容值要求時(shí)，最好采用同類型的電容進(jìn)行并聯(lián)。